PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2001044281 A

(43) Date of publication of application: 16.02.01

(51) Int. CI

H01L 21/768

B23K 26/00

H01L 21/82

H01L 27/108

H01L 21/8242

(21) Application number: 11212469

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(22) Date of filing: 27.07.99

(72) Inventor:

TOTTORI ISAO


(54) SEMICONDUCTOR DEVICE OF MULTILAYER WIRING STRUCTURE

(57) Abstract:

PROBLEM TO BE SOLVED: To prevent a laser beam which irradiates a fuse for cutting it off, from reaching a semiconductor substrate located below the fuse.

SOLUTION: This device is equipped with a first conductive layer 32 formed in the same layer with a first metal wiring layer 21, which is comprised in a multilayer wiring 7, a second conductive layer 33 which is formed below a fuse 31 and provided in the same layer with a second metal wiring layer 22 comprised in the multilayer wiring 7. A laser beam absorbing means is composed of the first conductive layer 32 and the second conductive layer 33.

COPYRIGHT: (C)2001,JPO



(19) 日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2001—44281

(P2001-44281A) (43)公開日 平成13年2月16日(2001.2.16)


織別記号	FI	F I 7-72-1				
	H01L 21/90			В	4E068	
	B23K 26/00			,C	5F033	
	H01L 21/82			F	5F064	
	27/10		621	С	5F083	
21/8242			681	F		
	審査請求	未請求	請求項の)数3	OL	(全8頁)
(21) 出願番号 特願平11-212469	(71)出願人	(71)出願人 000006013				
		三菱電機	株式会社			
(22) 出願日 平成11年7月27日(1999.7.27)		東京都千	代田区丸	の内こ	二丁目2個	番3号
	(72)発明者	(72) 発明者 鳥取 功				
		東京都千	代田区丸	の内こ	二丁月2章	番3号 三
		菱電機株	式会社内			•
	(74)代理人	10006647	4			
		弁理士	田澤 博	昭	(外1名)	
			•		. [2]	終頁に続く
	特願平11-212469	H01L 21/90 B23K 26/00 H01L 21/82 27/10 審査請求 特願平11-212469 (71)出願人 平成11年7月27日(1999.7.27)	#01L 21/90 B23K 26/00 H01L 21/82 27/10 審査請求 未請求 特願平11-212469 (71)出願人 00000601 三菱電機 平成11年7月27日(1999.7.27) 東京都千 (72)発明者 鳥取 功 東京都千 菱電機株 (74)代理人 10006647	H01L 21/90 B23K 26/00 H01L 21/82 27/10 621 681 審査請求 未請求 請求項の 特願平11-212469 (71)出願人 000006013 三菱電機株式会社 平成11年7月27日(1999.7.27) 東京都千代田区丸 (72)発明者 鳥取 功 東京都千代田区丸 菱電機株式会社内 (74)代理人 100066474	H01L 21/90 B B23K 26/00 C H01L 21/82 F 27/10 621 C 681 F 審査請求 未請求 請求項の数 3 特願平11-212469 (71)出願人 000006013 三菱電機株式会社 平成11年 7 月27日 (1999. 7. 27) 東京都千代田区丸の内立 で2)発明者 鳥取 功 東京都千代田区丸の内立 菱電機株式会社内 (74)代理人 100066474	H01L 21/90 B 4E068 B23K 26/00 C 5F033 H01L 21/82 F 5F064 27/10 621 C 5F083 681 F 審査請求 未請求 請求項の数3 O L 特願平11-212469 (71)出願人 000006013 三菱電機株式会社 東京都千代田区丸の内二丁目 2 和 東京都千代田区丸の内二丁目 2 和 菱電機株式会社内 (74)代理人 100066474 弁理士 田澤 博昭 (外1名)

(54) 【発明の名称】多層配線構造の半導体装置

(57)【要約】

【課題】 ヒューズ31を切断するとき、半導体基板2 にダメージが発生する場合があるため、多層配線構造の半導体装置の品質が劣化したり、多層配線構造の半導体装置が不良品になる場合があるという課題や、多層配線構造の半導体装置の集積度を上げることができないという課題があった。

【解決手段】 ヒューズ31の下側に配置され、多層配線7を構成する第1層目の金属配線21と同一層に形成された第1の導電層32と、ヒューズ31の下側に配置され、多層配線7を構成する第2層目の金属配線22と同一層に形成された第2の導電層33とでレーザ光吸収手段を構成する。



【特許請求の範囲】

【請求項1】 半導体素子を設ける半導体基板より上層 に配線が形成される多層配線構造の半導体装置におい て、

上記多層配線を構成する配線と同一層に形成されたヒュ ーズと、

上記ヒューズの下側に配置される2層以上の導電層により構成され、各導電層が上記多層配線を構成するいずれかの配線と同一層に形成されるレーザ光吸収手段とを備えたことを特徴とする多層配線構造の半導体装置。

【請求項2】 導電層はダミーパターンにより構成されることを特徴とする請求項1記載の多層配線構造の半導体装置。

【請求項3】 ヒューズの下側の半導体基板に半導体素 子を備えたことを特徴とする請求項1記載の多層配線構 造の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は半導体素子を設ける半導体基板より上層に、配線が形成される多層配線構 20 造の半導体装置に関するものである。

[0002]

【従来の技術】図8は従来の多層配線構造の半導体装置の構成を示す断面図である。図9は従来の多層配線構造の半導体装置のヒューズ部分の概略的な構成を示す断面図である。図において、101は多層配線構造の半導体装置、2,は半導体基板、3,はメモリ領域、4,は周辺回路領域、5,はメモリ領域3,に形成されたスタック型のDRAMメモリセル、6,は周辺回路領域4,に形成されたトランジスタ、7,はDRAMメモリセル5,より上層に形成された多層配線である。

【0003】DRAMメモリセル5'において、11'はビット線、12'はワード線、13'はセルプレート、14'はストレージノード、15'はセルプレート13'とストレージノード14'とで挟まれた絶縁層である。

【0004】多層配線7'において、21'は第1層目の金属配線、22'は第2層目の金属配線、23'は第3層目の金属配線、24'は第4層目の金属配線である。

【0005】また、31、ばメモリ領域3、と周辺回路 領域4、との境界付近において、多層配線7、を構成す る第3層目の金属配線23、と同一層に形成されたヒュ ーズである。ヒューズ31、は、製造工程で発生した不 良のDRAMメモリセル5、を冗長メモリセルに置換す るために用いられる。

【0006】なお、図8は多層配線構造の半導体装置の 具体的な構成を示しておらず、単に、DRAMメモリセル5'を構成要素として含むメモリがメモリ領域3'に 形成され、トランジスタ6'を構成要素として含む周辺 50 回路が周辺回路領域4'に形成されることを示しているにすぎない。また、図8中、DRAMメモリセル5'及びトランジスタ6'の一部の構成要素は、省略して図示していない。また、図を簡略化するため、図8及び図9中、ハッチングを省略している部分もある。

【0007】次に動作について説明する。製造工程で発生した不良のDRAMメモリセル5、を冗長メモリセルに置換する場合、まず、ウェーハテストを行う。その後、そのテスト結果に基づいて、図10以示すように、10切断すべきヒューズ31,にレーザ光Pを照射する。ヒューズ31,にレーザ光Pを照射すると、レーザ光Pのエネルギーがヒューズ31,に吸収され、ヒューズ31,が溶融して切断される。このようにして、不良のDRAMメモリセル5,が冗長メモリセルに置換される。【0008】なお、本願発明の参考技術として特開昭60-76140号公報及び特開平9-17877号公報に開示の技術がある。

【0009】図11は特開昭60-76140号公報に示された半導体装置のヒューズ部分の断面図である。図において、111は半導体装置、112は半導体基板、113はフィールド酸化膜、114はヒューズ、115はヒューズ114を覆うPSG(リン珪酸ガラス)膜、116はヒューズ114の下側のフィールド酸化膜113上に形成された導電層、117はヒューズ114と導電層116との間に形成された絶縁膜である。

【0010】このような特開昭60-76140号公報に開示の技術では、ヒューズ114及び導電層116をポリシリコン、高融点金属または、それらのシリサイド化合物で形成しており、メモリセルを構成するワード線30 やビット線を形成する際に、それらを同時に形成することを想定している。従って、特開昭60-76140号公報に開示の技術では、ヒューズ114の下側に配置できる導電層は1層のみであり、2層以上の導電層をヒューズ114の下側に配置することは想定していない。一方、後述する本願発明では、メモリセルより上層に、多層配線を形成する際に、ヒューズ及び導電層を形成することにより、ヒューズの下側に2層以上の導電層を配置している。以上のことから、本願発明と、特開昭60-76140号公報に開示の技術とは思想が異なっている。

【0011】図12は特開平9-17877号公報に示された半導体装置のヒューズ部分の断面図である。図において、121は半導体装置、122はヒューズ、123はヒューズ122の下側に形成された導電層である。【0012】このような特開平9-17877号公報に開示の技術では、導電層123を、レーザ光を反射するための手段として用いており、2層以上の導電層によりレーザ光を反射するための手段を構成することは想定していない。そして、特開平9-17877号公報に開示の技術では、反射しきれなかったレーザ光を吸収するた

40

め、導電層123をある程度の厚さにする必要があると 考えられる。一方、後述する本願発明では、ヒューズの 下側に配置する導電層を、レーザ光を吸収するための手 段として用いており、近年の多層配線を構成する配線の 薄膜化により 1層の導電層でレーザ光を十分に吸収でき ない恐れがあることを考慮して、2層以上の導電層によ りレーザ光を吸収するための手段を構成している。以上 のことから、本願発明と、特開平9-17877号公報 に開示の技術とは思想が異なっている。

[0013]

【発明が解決しようとする課題】従来の多層配線構造の 半導体装置は以上のように構成されているので、レーザ 光Pを照射してヒューズ31を切断するとき、ヒューズ 31で吸収しきれなかったレーザ光がヒューズ31の下 側に伝達し、半導体基板2まで到達することにより、ヒ ューズ31の下側の半導体基板2にダメージ2aが発生 する場合があった。このため、多層配線構造の半導体装 置の品質が劣化したり、多層配線構造の半導体装置が不 良品となる場合があるという課題があった。

【0014】また、ヒューズ31の下側の半導体基板2 20 に半導体素子を設けた場合、半導体基板2まで到達する レーザ光により半導体素子が破壊するため、ヒューズ3 1の下側の半導体基板2に半導体素子を設けることがで きなかった。このため、半導体装置の集積度を上げるこ とができないという課題があった。

【0015】この発明は上記のような課題を解決するた めになされたもので、ヒューズを切断するために照射す るレーザ光がヒューズの下側の半導体基板に到達する恐 れが少ない多層配線構造の半導体装置を得ることを目的 とする。

[0016]

【課題を解決するための手段】この発明に係る多層配線 構造の半導体装置は、多層配線を構成する配線と同一層 に形成されたヒューズと、ヒューズの下側に配置される 2層以上の導電層により構成され、各導電層が多層配線 を構成するいずれかの配線と同一層に形成されるレーザ 光吸収手段とを備えたものである。

【0017】この発明に係る多層配線構造の半導体装置 は、導電層がダミーパターンにより構成されたものであ

【0018】この発明に係る多層配線構造の半導体装置 は、ヒューズの下側の半導体基板に半導体素子を備えた ものである。

[0019]

【発明の実施の形態】以下、この発明の実施の一形態を 説明する。

実施の形態1.図1はこの発明の実施の形態1による多 層配線構造の半導体装置の構成を示す断面図である。図 2はこの発明の実施の形態1による多層配線構造の半導 体装置のヒューズ部分の概略的な構成を示す断面図であ 50

る。図において、1は多層配線構造の半導体装置、2は 半導体基板、3はメモリ領域、4は周辺回路領域、5は メモリ領域3に形成されたスタック型のDRAMメモリ セル、6は周辺回路領域4に形成されたトランジスタ、 7はDRAMメモリセル5より上層に形成された多層配 線である。

【0020】DRAMメモリセル5において、11はビ ット線、12はワード線、13はセルプレート、14は ストレージノード、15はセルプレート13とストレー 10 ジノード14とで挟まれた絶縁層である。

【0021】多層配線7において、21は第1層目の金 属配線、22は第2層目の金属配線、23は第3層目の 金属配線、24は第4層目の金属配線である。第1層目 の金属配線21と第2層目の金属配線22、第2層目の 金属配線22と第3層目の金属配線23、及び第3層目 の金属配線23と第4層目の金属配線24は、それぞれ スルーホールを介して接続されている。

【0022】また、31はメモリ領域3と周辺回路領域 4との境界付近において、多層配線7を構成する第3層 目の金属配線23と同一層に形成されたヒューズであ る。ヒューズ31は第3層目の金属配線23を形成する 際に同時に形成される。図1には示していないが、半導 体装置1には多数のヒューズ31が形成されている。ヒ ューズ31は、製造工程で発生した不良のDRAMメモ リセル5を冗長メモリセルに置換するために用いられ る。一般に、ヒューズ31は、多層配線7を構成する上 から1番目あるいは2番目の金属配線と同一層に形成さ れる。

【0023】また、32はヒューズ31の下側に配置さ 30 れ、多層配線7を構成する第1層目の金属配線21と同 一層に形成された第1の導電層、33はヒューズ31の 下側に配置され、多層配線7を構成する第2層目の金属 配線22と同一層に形成された第2の導電層である。第 1の導電層32は第1層目の金属配線21を形成する際 に同時に形成され、第2の導電層33は第2層目の金属 配線22を形成する際に同時に形成される。第1の導電 層32と第2の導電層33は、ヒューズ31を切断する ために照射されヒューズ31で吸収しきれなかったレー ザ光を吸収するために用いられ、第1の導電層32と第 2の導電層33とでレーザ光吸収手段が構成される。レ ーザ光の照射位置が多少ずれたとしても、第1の導電層 32と第2の導電層33とによりレーザ光を吸収するこ とが可能なように、第1の導電層32と第2の導電層の 形状は、レーザ光を照射する方向から見て、ヒューズ3 1より大きいことが望ましい。

【0024】なお、図1は多層配線構造の半導体装置の 具体的な構成を示しておらず、単に、DRAMメモリセ ル5を構成要素として含むメモリがメモリ領域3に形成 され、トランジスタ6を構成要素として含む周辺回路が 周辺回路領域4に形成されることを示しているにすぎな グを省略している部分もある。

い。また、図1中、DRAMメモリセル5及びトランジ 複数 スタ6の一部の構成要素は、省略して図示していない。 構成 また、図を簡略化するため、図1及び図2中、ハッチン 33

【0025】次に動作について説明する。製造工程で発生した不良のDRAMメモリセル5を冗長メモリセルに置換する場合、まず、ウェーハテストを行う。その後、そのテスト結果に基づいて、図3に示すように、切断すべきヒューズ31にレーザ光Pを照射する。ヒューズ31にレーザ光Pを照射すると、レーザ光Pのエネルギー 10がヒューズ31に吸収され、ヒューズ31が溶融して切断されるとともに、ヒューズ31で吸収しきれなかったレーザ光がヒューズ31の下側に形成された第1の導電層32と第2の導電層33とにより吸収される。このようにして、ヒューズ31の下側の半導体基板2へのダメージを阻止しつつ、不良のDRAMメモリセル5が冗長メモリセルに置換される。

【0026】以上のように、この実施の形態1によれば、ヒューズ31の下側に、第1の導電層32と第2の 導電層33とで構成されるレーザ光吸収手段を配置した 20 ので、ヒューズ31を切断するために照射されヒューズ 31で吸収しきれなかったレーザ光が第1の導電層32 と第2の導電層33とにより吸収される。このため、ヒューズ31の下側の半導体基板2にダメージが発生する 恐れが小さく、多層配線構造の半導体装置の品質が良好になる効果が得られる。

【0027】実施の形態2.この実施の形態では、実施の形態1による多層配線構造の半導体装置1の第1の導電層32と第2の導電層33を、ダミーパターンで構成する場合について説明する。ダミーパターンとは、CM 30 P (chemical mechanical polishing)プロセスなどのウェーハ表面を平坦化するプロセスにおいて、良好に平坦面を得るために、配線として機能する導電層の間に一定の間隔で配置される多角形状の導電層のことである。

【0028】図4はこの発明の実施の形態2による多層配線構造の半導体装置のヒューズ部分の概略的な構成を示す断面図である。図において、34はヒューズ31の下側に配置され、多層配線7を構成する第1層目の金属配線21と同一層に形成された第1のダミーパターン、35はヒューズ31の下側に配置され、多層配線7を構成する第2層目の金属配線22と同一層に形成された第2のダミーパターンである。第1のダミーパターン34は第1層目の金属配線21を形成する際に同時に形成され、第2のダミーパターン35は第2層目の金属配線22を形成する際に同時に形成される。第1のダミーパターン34と第2のダミーパターン35は、ヒューズ31を切断するために照射されヒューズ31で吸収しきれなかったレーザ光を吸収するために用いられ、複数の第1のダミーパターン34で第1の導電層32が構成され、のグミーパターン34で第1の導電層32が構成され、

複数の第2のダミーバターン35で第2の導電層33が 構成される。そして、第1の導電層32と第2の導電層 33とでレーザ光吸収手段が構成される。その他の構成 要素は実施の形態1の場合と同様であるため、その詳細 な説明は省略する。

【0029】次に動作について説明する。製造工程で発生した不良のDRAMメモリセル5を冗長メモリセルに置換する場合、まず、ウェーハテストを行う。その後、そのテスト結果に基づいて、図5に示すように、切断すべきヒューズ31にレーザ光Pを照射する。ヒューズ31にレーザ光Pを照射すると、レーザ光Pのエネルギーがヒューズ31に吸収され、ヒューズ31が溶融して切断されるとともに、ヒューズ31で吸収しきれなかったレーザ光がヒューズ31の下側に形成された第1のダミーパターン34と第2のダミーパターン35とにより吸収される。このようにして、ヒューズ31の下側の半導体基板2へのダメージを阻止しつつ、不良のDRAMメモリセル5が冗長メモリセルに置換される。

【0030】以上のように、この実施の形態2によれば、ヒューズ31の下側に、複数の第1のダミーパターン34で構成される第1の導電層32と複数の第2のダミーパターン35で構成される第2の導電層33により構成されるレーザ光吸収手段を配置したので、ヒューズ31を切断するために照射されヒューズ31で吸収しきれなかったレーザ光が第1のダミーパターン34と第2のダミーパターン35とにより吸収される。このため、ヒューズ31の下側の半導体基板2にダメージが発生する恐れが小さく、多層配線構造の半導体装置の品質が良好になる効果が得られる。

【0031】実施の形態3.この実施の形態では、実施の形態1による多層配線構造の半導体装置1のヒューズ31の下側の半導体基板2に半導体素子としてのトランジスタを設ける場合について説明する。

【0032】図6はこの発明の実施の形態3による多層配線構造の半導体装置のヒューズ部分の概略的な構成を示す断面図である。図において、41はヒューズ31の下側の半導体基板2に設けられたトランジスタである。その他の構成要素は実施の形態1の場合と同様であるため、その詳細な説明は省略する。

40 【0033】次に動作について説明する。製造工程で発生した不良のDRAMメモリセル5を冗長メモリセルに置換する場合、まず、ウェーハテストを行う。その後、そのテスト結果に基づいて、図7に示すように、切断すべきヒューズ31にレーザ光Pを照射する。ヒューズ31にレーザ光Pを照射すると、レーザ光Pのエネルギーがヒューズ31に吸収され、ヒューズ31が溶融して切断されるとともに、ヒューズ31で吸収しきれなかったレーザ光がヒューズ31の下側に形成された第1の導電層32と第2の導電層33とにより吸収される。このようにして、ヒューズ31の下側の半導体基板2に形成さ

れたトランジスタ41の破壊を阻止しつつ、不良のDR AMメモリセル5が冗長メモリセルに置換される。

【0034】以上のように、この実施の形態3によれば、ヒューズ31の下側に、第1の導電層32と第2の 導電層33とで構成されるレーザ光吸収手段を配置する とともに、ヒューズ31の下側の半導体基板2にトラン ジスタ41を設けたので、多層配線構造の半導体装置の 集積度が高くなる効果が得られる。

【0035】なお、この実施の形態では、実施の形態1による多層配線構造の半導体装置1のヒューズ31の下側の半導体基板2に半導体素子としてのトランジスタ41を設けた場合について説明したが、実施の形態2による多層配線構造の半導体装置のヒューズ31の下側の半導体基板2に半導体素子としてのトランジスタを設ける場合であっても同様の効果が得られる。

【0036】また、この実施の形態では、半導体素子としてトランジスタを設ける場合について説明したが、半 導体素子として抵抗や、キャパシタなどを設ける場合で あっても同様の効果が得られる。

【0037】上述した各実施の形態では、配線が4層で 20 あり、3層目の配線と同一層にヒューズを配置する場合について説明しているが、配線は5層以上であってもよく、ヒューズはその下側に2層以上の導電層を備えていれば、3層目以上の配線と同一層に配置していてもよい。

[0038]

【発明の効果】以上のように、この発明によれば、多層配線を構成する配線と同一層に形成されたヒューズと、ヒューズの下側に配置される2層以上の導電層により構成され、各導電層が多層配線を構成するいずれかの配線30と同一層に形成されたレーザ光吸収手段とを備えるように、多層配線構造の半導体装置を構成したので、ヒューズを切断するために照射されヒューズで吸収しきれなかったレーザ光がヒューズの下側に配置された2層以上の導電層により吸収される。このため、ヒューズの下側の半導体基板にダメージが発生する恐れが小さく、品質の良好な多層配線構造の半導体装置を得ることができる効果がある。

【0039】この発明によれば、導電層がダミーバターンにより構成されるように、多層配線構造の半導体装置 40を構成したので、ヒューズを切断するために照射されヒューズで吸収しきれなかったレーザ光がヒューズの下側に配置された2層以上のダミーバターンにより吸収される。このため、ヒューズの下側の半導体基板にダメージが発生する恐れが小さく、品質の良好な多層配線構造の

半導体装置を得ることができる効果がある。

【0040】この発明によれば、ヒューズの下側の半導体基板に半導体素子を備えるように、多層配線構造の半導体装置を構成したので、集積度の高い多層配線構造の半導体装置を得ることができる効果がある。

【図面の簡単な説明】

【図1】 この発明の実施の形態1による多層配線構造の半導体装置の構成を示す断面図である。

【0035】なお、この実施の形態では、実施の形態1 【図2】 この発明の実施の形態1による多層配線構造による多層配線構造の半導体装置1のヒューズ31の下 10 の半導体装置のヒューズ部分の概略的な構成を示す断面側の半導体基板2に半導体素子としてのトランジスタ4 図である。

【図3】 この発明の実施の形態1による多層配線構造の半導体装置の動作説明図である。

【図4】 この発明の実施の形態2による多層配線構造の半導体装置のヒューズ部分の概略的な構成を示す断面図である。

【図5】 この発明の実施の形態2による多層配線構造の半導体装置の動作説明図である。

【図6】 この発明の実施の形態3による多層配線構造 の半導体装置のヒューズ部分の概略的な構成を示す断面 図である。

【図7】 この発明の実施の形態3による多層配線構造の半導体装置の動作説明図である。

【図8】 従来の多層配線構造の半導体装置の構成を示す断面図である。

【図9】 従来の多層配線構造の半導体装置のヒューズ 部分の概略的な構成を示す断面図である。


【図10】 従来の多層配線構造の半導体装置の動作説 明図である。


0 【図11】 特開昭60-76140号公報に示された 半導体装置のヒューズ部分の断面図である。

【図12】 特開平9-17877号公報に示された半 導体装置のヒューズ部分の断面図である。

【符号の説明】

1 多層配線構造の半導体装置、2 半導体基板、2 a ダメージ、3 メモリ領域、4 周辺回路領域、5 DRAMメモリセル、6 トランジスタ、7多層配線、11 ビット線、12 ワード線、13 セルブレート、14 ストレージノード、15 絶縁層、21 第 1層目の金属配線、22 第2層目の金属配線、23 第3層目の金属配線、24 第4層目の金属配線、31 ヒューズ、32 第1の導電層、33 第2の導電層、34 第1のダミーパターン、35 第2のダミーパターン、41 トランジスタ。





フロントページの続き

F ターム(参考) 4E068 AC00 CF01 DA09 DA11

5F033 QQ53 UU04 VV02 VV11 XX00

XX36

5F064 EE23 EE26 EE60 FF02 FF24

FF27 FF42

5F083 AD24 AD48 GA30 KA20 LA11

ZA10 ZA20 ZA28